随着电子技术的高速发展，电路已经进入超大规模时代，芯片的封装技术也日新月异，从最初的DIP到QFP，已经当今的BGA，电路的物理可测试性正在逐渐消失。

k(c b q T _.f#e0

为了寻找更先进的测试技术，1985年，IBM、AT&T、Texas Instruments、Philips、Siemens、Alcatel、Ericsson等几家公司联合成立了JETAG(Joint European Test Action Group欧洲联合测试行动小组)，并提出边界扫描技术。通过存在于器件输入输出管脚与内核电路之间的BSC(Boundary Scan Cell)对器件及其外围电路进行测试。

s U D I V _0

1986年，一些欧洲之外的其他公司加入该组织，JETAG组织的成员已不仅仅局限在欧洲，所以该组织名称由JETAG更改为JTAG。

(J+m K t&N Y D0

1990年，IEEE(Institute of Electrical and Electronics Engineers，美国电气和电子工程师协会)正式承认JTAG标准，命名为IEEE1149.1-1990。中国通信人博客,W d cI s5` Q A R4x

` } | P5?v,S ]1M s;]0

JTAG主要有以下几个方面应用：中国通信人博客 ~ b-K J7U C&c5I I&V

1).互连测试。判断互连线路是否存在开路、短路或固定逻辑故障。中国通信人博客 x)Y(Y6I \ T g7k3I

2).可编程器件的程序加载。如FLASH、CPLD、FPGA等器件的加载。中国通信人博客 {$O-T M U

3).电路采样。器件正常工作时，对管脚状态进行采样观察。中国通信人博客 n9~ E m h j [

中国通信人博客,B q ? n4N a2T Y e

JTAG测试一般使用标准的TAP(Test Access Port)连接器,如下图所示。中国通信人博客 o:z xR K

中国通信人博客7O E F#H ^X o f

A).1号脚为TCK。JTAG测试参考时钟，由JTAG主控制器提供给被测试器件，该信号需要下拉处理，下拉电阻不能小于330ohm，一般选择1Kohm。之所以TCK要下拉处理，是因为JTAG测试规范规定：在TCK为低电平时，被测试器件的TAP状态机不得发生变化。所以，默认状态下，TCK必须为低电平，使TAP状态机保持稳定。最小驱动电流为2mA。

!M p.K N |:c0

中国通信人博客#m W6Y3L y w h

B).2号脚为GND。使用时直接连单板的GND即可。

Vi&A&_$E D0

5J ?#@ _+m"d t6U0

C).3号脚为TDO。JTAG测试数据输出管脚，JTAG主控制器从此管脚输出测试数据给被测试器件，JTAG主控制器的TDO接被测试器件的TDI。TDO在TCK的下降沿输出。JTAG测试规范没有规定如何处理TDO管脚，一般情况下悬空即可，也可以通过4.7Kohm电阻上拉到VCC，已增加驱动TDO的驱动能力。

5L L0g2T Q k J M8E0

D).4号脚为VCC。连接电源，一般为3.3V/2.5V/1.8V等，具体看芯片说明。在这里特别说明下，在实际使用中，很容易将2号脚的GND与此VCC接反，导致JTAG不可用，所以，大家在设计审查时一定要特别关注这个地方。以免因低级错误导致设计改板。

3z V d r A f$u x K9q,g"l0

E).5号脚为TMS。TMS是Test Mode Select的缩写，作用是进行测试模式选择，由JTAG主控制器输出给被测试器件。被测试器件在TCK的上升沿才TMS信号进行采样，根据采样结果来判断是正常模式还是JTAG测试模式(TMS=“0”为正常模式，TMS=“1”为JTAG模式)。

,E5`*} g b l z [0]0

该管脚需要上拉处理，上拉电阻不小于470ohm，一般选取4.7Kohm。之所以要上拉处理，是因为JTAG测试规范规定：当TMS为高电平状态持续5个TCK时钟周期时，TAP状态机必须回归到复位状态上，不管当前处于何种状态。为了让TAP在非测试时间里保持在复位的待命状态，所以将TMS上拉，使其默认状态为高电平。最小驱动电流为1mA。TMS的频率一般在10MHz以下。

)Q l*h Pf w \ _ X0

F).6号脚为NC。Not Connect的意思，该管脚为定义，使用时悬空即可。中国通信人博客 b0p;f D)t z6K r p

G).7号脚为/TRST。TAP状态机复位信号。由JTAG主控制器输出到被测试器件。该信号需要下拉处理，下拉电阻不小于330ohm，一般选取1kohm。

,c,~ b x ?$M0

为了保证器件的正常功能，上电时需要使TAP状态机复位，这样就不会因为TAP状态机的状态不定而影响芯片的正常功能。通过电阻下拉到GND后，所有被测试芯片的TAP状态机一直处于复位状态。/TRST为可选信号(因为TMS上拉已经可以保证TAP状态机处于复位状态)，一般CPLD/FPGA等逻辑器件的JTAG接口没有提供此信号。中国通信人博客5@)y r(p2F d K*|5M-R

H).8号脚为/DW。Direct Write的意思，由JTAG主控制器输出到被测试器件。该信号一般在对JTAG写入速度要求很高的情况下使用，该信号有效时，JTAG写入时可以跳过很多中间状态，直接写入数据。该信号一般很少使用。

-D2s W S&L0W,x0

I).9号脚为TDI。Test Data Input，JTAG主控制器的TDI接被测试器件的TDO。JTAG主控制器会在TCK的上升沿对TDI信号进行采样。该信号需要上拉处理，上拉电阻要求不小于1Kohm，一般选取4.7Kohm。之所以要上拉处理，是因为JTAG测试规范中规定：当从TDI接收到的数据为全“1”指令时，TAP状态机会跳转到bypass状态。为了在出错时让TAP处于旁路状态，所以将TDI上拉，使其默认状态为高电平。中国通信人博客 z4g/u O A C-s7R

J).10号脚为GND。使用时接单板地即可。

I!y'p Y0g#c0

7b n Z$l F \0

JTAG测试时，TCK、TMS、TDI和TDO四个信号为必须，只要有这四个信号，即可完成JTAG测试工作，/TRST为可选信号。分析上图可知，与测试有关的信号全部在奇数脚(1、3、5、7、9)，偶数脚(2、4、6、8、10)均为VCC、GND、NC、/DW等辅助或无用引脚。

3p A!W C$|)q q"A0

中国通信人博客 A.a0k+n9U p r \ F |

目前，一些规模较大的IC器件基本上都提供JTAG接口，所以，一块单板上会有很多JTAG测试口，如何将这些测试口连接起来呢？中国通信人博客5d V/o f ]'V3b w

目前有三种连接方式：串行方式、并行方式和独立方式。中国通信人博客 {&\*i Q9F ?4J,K6G D(d

` K |9M z5n ~'B0

纵观当前主流JTAG设计，以串行方式的菊花链结构最为流行。菊花链结构示意图如下所示。（点击看清楚大图）中国通信人博客5C*? K M"\

n+d J y*P$l Q(R U O0

对于一个简单的单板，一条JTAG链就可以满足测试要求，但是，对于类型ATCA这样的系统来说，就需要系统级的JTAG架构来将系统上的所有单板连接起来进行系统管理，这就需要用JTAG控制器和JTAG桥片来连接。如下图所示。

E O6O%k4|0

中国通信人博客 L J2["K$n F

目前，有很多IC厂商都有JTAG主控制器和桥片产品，如National Semiconductor的SCANSTA101、SCANSTA111、SCANSTA112，TI的SN74LVT8986、SN54ABT8996，MAXIM的DS26900等，大家可以根据自己的设计需求选择合适的JTAG主控制器和桥片。另外，告诉大家一个非常好芯片查询网站：www.alldatasheet.com，这个网站上几乎可以查到所有的芯片资料。中国通信人博客&D e P r z2_ N&v e

J!X6B x2M R w;n(F c k0

标准JTAG TAP由TAP Controller、DR(数据寄存器)、IR(指令寄存器)等模块组成，如下图所示。（点击查看清楚大图）中国通信人博客/x r2C ].g#w5e N

中国通信人博客 c l s+U i

中国通信人博客 ]*C l.ZN4|9a