PCI Express基本规范

PCI Express是用来互连未来各类计算机和通信平台应用中连接外围设备的高性能I/O总线。它采用了与PCI总线相同的使用模型，加载存贮结构和软件接口等技术，而用高速串行接口代替了并行总线执行方式。PCI Express利用点到点连接方式，基于交换器的技术和基于数据的通信协议使其性能达到一个新的水平。
1、PCI Express拓扑结构
由将一组设备连接在一起的点到点的链路组成。图1描述的实例由一个根联合体（RC），多个终端（I/O设备），一个交换器和一个PCI Express-PCI桥组成，由PCI Express链路连接。拓扑结构中的每一个组件都映射到一个单独的地址空间中，可通过与PCI相类似的加载存贮命令访问。

PCI Express拓扑结构

根联合体（Root Complex)指的是连接CPU和存贮子系统的设备，位于I/O层次的根部。根联合体可以支持一个或多个PCI Express端口，第一个接口对应一个独立的层定义域，每个层定义域可能由一个终端或一个包括一个或多个交换器的组件和终端分层组成。通过根联合体在层定义域间路由对等事务的性质是可选的，并且可以独立执行。根联合体作为请求者支持发起配置请求也支持发起I/O请求也支持发起锁定请求。但根联合体作为应答者后响应锁定请求。
端点分为PCI Express端点和传统的端点。端点是这样的设备，它是PCI Express事务的请求者，或者是PCI Express设备，或者不同于PCI Express的设备。传统的端点必须出现在根联合体的下一层定义域中，传统的端点作为完成者支持配置请求、I/O请求，也可以发起I/O请求。PCI Express端点作为完成者支持配置请求。PCI Express端点必须出现在根联合体下一个层定义域中。
交换器是多PCI到PCI虚拟桥的逻辑集。交换器可看做有两个或多个逻辑PCI到PCI桥组成，交换器使用PCI桥机制转发事物，还必须能在任意组端口转发所有类型的处理层数据包。第一个交换器端口必须遵守文档中流控制规范。交换器不允许拆包，例如256字节有效载荷的单一数据包不能拆成两个128字节有效载荷的数据包。当同一虚拟通道出现竞争时，交换器端口间的仲裁可以采用论询方式或加权循环方式。
PCI Express-PCI桥提供了PCI Express结构和PCI/PCI-X层间的连接，PCI Express桥的PCI Express端口必须遵循本文档的规范。
2、PCI Express链路
链路描述了两台设备间的双-单工的传输通道。基本的PCI Express链路包括两个低电压，差分信号对：一个发送信号对和一个接收信号对。链路的主要特征是：
基本链路：包括双-单工差动信令链路，由发送信号对和接收信号对组成。数据的时钟由一种编码方法内嵌以达到高数据传输速率。
信号发送速率：初始化后，每条链路第一代PCI Express 技术只定义了一种信号传输速率，即每个方向上每条通道2.5Gigabit/s。随着技术发展，数据传输率已有提高。
通道：一条链路至少要支持一条通道。每条通道以一组差分信号对（一对用于发送，一对用于接收）形式存在。为划分带宽，一条链路往往由多条通道组成，用XN表示。一条X8的链路表示每一个方向带宽为20Gbit/s。本协议中描述了X1，X2，X4，X8，X12，X16和X32通道带宽的操作。
对称性：一条链路的每个方向上的通道数必须是对称的。例如：X16的链路，表示每个方向上有16组差分信号对。
初始化：硬件初始化期间，PCI Express链路的建立是通过链路两端的设备对通道宽度和操作频率进行协商来完成的。
3、PCI Express网络拓扑配置
PCI Express配置模型支持两种机制：PCI兼容配置模型机制，与PCI2.3及其后使用的现有操作系统、总线技术和配置软件100%兼容；PCI Express增强型配置机制，提供对超出前256字节的附加配置空间的访问和最优访问机制。
每一个PCI Express链路通过虚拟的PCI到PCI桥结构被映射，而且用逻辑PCI总路线与之相连接。虚拟PCI到PCI桥结构可以是PCI Express根联合体端口、交换器上游端口或交换器下游端口的一部分。根端口是来自PCI Express根联合体PCI Express层定义域的虚拟PCI到PCI桥结构。逻辑设备被映射到配置空间，每个设备对应一个特定的设备号。
4、PCI Express层次概述
PCI Express规范定义了三层分离的逻辑层体系结构。这些层分别是处理层、数据链路层和物理层。它们在垂直方向上又可以进一步分成两个部分：处理出站流量的发送部分和处理入站流量的接收部分。PCI Express使用数据包在设备间传递信息。数据包在处理层和数据链路层形成，将信息从发送部分传递到接收部分。当发送的数据包到达其它层时，会给它加上相应层处理数据包可需的附加信息。在接收端执行相反的过程，将数据包从物理层描述转换成链路描述，最终（对于处理层数据包而言）转换成接收设备的处理层能够处理的形式。

层次关系简图

处理层体系结构最上面一层是处理层。处理层主要负责处理层数据包的装配与拆解。处理层数据包（TLP）用于事务的通信，例如读和定及其它类型的事件。同时处理层还负责管理基于信用的流控制。对于非报告事务而言，请求者发送一个TLP请求数据包给完成者，稍后，完成者返回一个TLP完成数据包给请求者，非报告事务被作为分离事务处理。每个数据包有一个独立的标志符以保证完成数据包能到达正确位置。针对不同事务类型（存贮器，I/O，配置，消息）数据包支持不同的寻址方式。处理层支持四种地址空间：包含三种PCI地址空间（存贮器，I/O和配置）和消息。规范使用消息地址空间把持所有的优先的旁带信号作业带内事务。例如中断，电源管理请求等。可以把PCI Express消息事务看作“虚拟总线”，它们的作用是消除边带信号。处理层服务主要负责生成出站TLP流量和接收入站TLP流量，在链路另一端与之对应的处理层之间交换流控制信息，同时它还负责支持软件电源管理。
数据链中层处于体系结构的中间层，是处理层和物理层之间的媒介。数据链路层的主要功能是链路管理和数据完整性，包括错误检测和错误纠正。数据链路层的发送端接收经处理层装配的TLP，计算并提供数据保护码和TLP序列ID，并把它们发送到物理层并通过链路传输。接收端的数据链路层负责检查接收的TLP的完整性，并把它们提交给处理层。如果检测错误，该层负责请求重发TLP，直到信息正确接收，否则链路传送失败。另一种数据包源于发送器设备的数据链路层，而止于接收器设备的数据链路层，用于链路管理。为了把这些数据包与处理层使用的数据包区分开来，当指的是源于数据链路层并终止于数据链路层的数据包时，我们使用术语数据链路层数据包（DLLP）。数据链路层服务，主要负责与链路另一端数据链路层交换信息的可靠性。主要包括：初始化和电源管理服务，数据保护，错误检查和重试服务等内容。
物理层包括所有的电气接口操作驱动器和输入缓存器，并行到串行和串行到并行转换，PLL和阻抗匹配电路。同时它还包括有关接口的初始化和定向的逻辑功能。物理层负责把接收到的数据链路层信息转换成适当的连续的形式并通过PCI Express链路与链路另一端设备相匹配的频率和带宽传送。物理层服务包括：接口初始化、
维护控制和状态跟踪；符号和专门的有序集产生（8b/10b的编码/解码，内嵌的时钟调整和矫正）；符号传输和矫正等内容。物理层有逻辑和电气两个子模块。逻辑子模块具有两部份：发送部份和接收部份。发送部分发送来自数据链路层的信息以备电气子模块传送。接收部份在将信息发送到数据链路之前进行识别并准备接收。逻辑子模块和电气子模块协调每个收发器的状态并控制寄存器接口或者功能等价物。逻辑子模块指导物理层的控制和功能。
PCI Express使用8bit/10bit发送码。该发送码的定义与NASIX3.230-1994条款11（也在IEEE802.32,36.2.2中）规定的完全相同。使用这种方案，8bit数据特点被视为分别映射到4bit码和6bit码群上的一个3bit和5bit。当对包含在8bit/10bit发送码中的12位特殊字符时，与数据特性相联的控制位被用来确认。
5、系统体系结构
系统体系结构主要是指PCI Express平台连接的各个方面内容。包括中断支持，错误信号的发送和记录，虚拟信道的细节，以及同步支持设备同步、锁定、复位和热插拔等内容。

PCI Express板卡机电规范

PCI Express板卡规范是PCI Express基本规范的同类规范。
1、规范内容
辅助信号，附加卡的热插入和热移除，送电，附加卡电气预算，连接器规范，卡外观结构和执行等内容。
2、电气概述
该规范电气部分覆盖了辅助信号、热插入和热移除、送电和附加卡连接器的电气预算。PCI Express基本规范规定了PCI Express发送器和接收器的电气要求。
除了有要求在PCI Express接口上发送/接收数据的信号外，还有在系统环境中执行PCI Express接口所需要的信号，或者需要提供某种期望功能的信号。
3、机械概述
PCI Express可应用于不同领域。台式机、移动、服务器，还有网络和通信设备。因此，多种外观结构和连接器的存在适应了不同领域的特殊要求。其中有基于微型ATX的系统板外观结构，可参考微型ATX母板接口规范。它有一系列连接器，包含1到16条PCI Express通道。还有MiniPCI Express，类似于微型PCI，用于移动外观结构的PCI Express。移动应用要求一种正确的角度边缘卡连接器，这种连接器的定义将在独立的文件中有所涵盖。对于服务器和网络应用同样需要紧凑连接器。规范侧重于PCI Express垂直边缘卡连接器和外观结构要求。PCI Express家族垂直的边缘卡连接器支持X1、X4、X8、X16链路宽度以适应不同的带宽要求。这些连接器支持PCI Express信号和电源要求，也支持用于系统板和附加卡硬件之间的接口辅助信号要求，同时规范还对连接器交配接口和封装，以及电气、机械和环境要求提出了明确定义。